Advertisement
Not a member of Pastebin yet?
Sign Up,
it unlocks many cool features!
- Name V17 ;
- Partno IC1 ;
- Date 07.05.13 ;
- Rev 1 ;
- Designer Gruppe 5 ;
- Company FH Friedberg, Digitallabor ;
- Assembly Versuch 12 ;
- Location ;
- Device G16V8 ;
- /* Aufgabe:
- */
- /* ########################################################## */
- /* *** Eingaenge *** */
- pin 1 = clk ;
- pin 2 = A ;
- pin 3 = B ;
- /* ########################################################## */
- /* *** Ausgaenge *** */
- /* D-FlipFlops zur Verzoegerung aktueller Output -> naechster Input */
- pin 12 = Q0 ;
- pin 13 = Q1 ;
- pin 14 = Q2 ;
- pin 15 = Q3 ;
- Q0.D = ...;
- Q1.D = ...;
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement