module register#(
    parameter p_data_width = 8
)(
    output wire [(p_data_width - 1):0] o_w_out,
    output wire [(p_data_width - 1):0] o_w_disp_out,
    input wire i_w_clk,
    input wire i_w_reset,
    input wire [(p_data_width - 1):0] i_w_in,
    input wire i_w_we,
    input wire i_w_oe
);

    // Variabila de tip reg: l_r_data

    /// Bloc always edge-triggered
    // Logica scrierii in registru

    /// Asignarea continua pe iesiri
    // Logica iesirii din registru

endmodule