API tools faq
paste
Advertisement
fcastagnotto

Untitled

fcastagnotto
Sep 24th, 2024
74
0
10 days
Add comment
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
Bash 28.73 KB | None | 0 0
raw download clone embed print report
  1. // SPDX-License-Identifier: (GPL-2.0+ OR MIT)
  2. /*
  3.  * Copyright 2022 NXP
  4.  */
  5.  
  6. /dts-v1/;
  7.  
  8. #include <dt-bindings/usb/pd.h>
  9. #include "imx93.dtsi"
  10.  
  11. &ele_mu {
  12.     memory-region = <&ele_reserved>;
  13. };
  14.  
  15.  
  16. / {
  17.     model = "NXP i.MX93 11X11 EVK board";
  18.     compatible = "fsl,imx93-11x11-evk", "fsl,imx93";
  19.  
  20.     chosen {
  21.         stdout-path = &lpuart1;
  22.     };
  23.  
  24.  
  25.     mode_800x480: display-timings = <
  26.         0x01 0x80 0x00 0x00 0x00 0x00 0x00 0x00  /* HSYNC_START */
  27.         0x01 0x80 0x00 0x00 0x00 0x00 0x00 0x00  /* HSYNC_ACTIVE */
  28.         0x01 0x80 0x00 0x00 0x00 0x00 0x00 0x00  /* HSYNC_INACTIVE */
  29.         0x01 0x80 0x00 0x00 0x00 0x00 0x00 0x00>; /* HSYNC_END */
  30.     display-timings-names = "HSTART", "HSYNC", "HTOTAL", "HBLANK",
  31.                             "VSTART", "VSYNC", "VTOTAL", "VBLANK";
  32.     resolution = <800, 480>;
  33.  
  34.  
  35.     reserved-memory {
  36.         #address-cells = <2>;
  37.         #size-cells = <2>;
  38.         ranges;
  39.  
  40.         linux,cma {
  41.             compatible = "shared-dma-pool";
  42.             reusable;
  43.             alloc-ranges = <0 0x80000000 0 0x40000000>;
  44.             size = <0 0x10000000>;
  45.             linux,cma-default;
  46.         };
  47.  
  48.         ethosu_mem: ethosu_region@C0000000 {
  49.             compatible = "shared-dma-pool";
  50.             reusable;
  51.             reg = <0x0 0xC0000000 0x0 0x10000000>;
  52.         };
  53.  
  54.         vdev0vring0: vdev0vring0@a4000000 {
  55.             reg = <0 0xa4000000 0 0x8000>;
  56.             no-map;
  57.         };
  58.  
  59.         vdev0vring1: vdev0vring1@a4008000 {
  60.             reg = <0 0xa4008000 0 0x8000>;
  61.             no-map;
  62.         };
  63.  
  64.         vdev1vring0: vdev1vring0@a4000000 {
  65.             reg = <0 0xa4010000 0 0x8000>;
  66.             no-map;
  67.         };
  68.  
  69.         vdev1vring1: vdev1vring1@a4018000 {
  70.             reg = <0 0xa4018000 0 0x8000>;
  71.             no-map;
  72.         };
  73.  
  74.         rsc_table: rsc-table@2021e000 {
  75.             reg = <0 0x2021e000 0 0x1000>;
  76.             no-map;
  77.         };
  78.  
  79.         vdevbuffer: vdevbuffer@a4020000 {
  80.             compatible = "shared-dma-pool";
  81.             reg = <0 0xa4020000 0 0x100000>;
  82.             no-map;
  83.         };
  84.  
  85.         ele_reserved: ele-reserved@a4120000 {
  86.             compatible = "shared-dma-pool";
  87.             reg = <0 0xa4120000 0 0x100000>;
  88.             no-map;
  89.         };
  90.     };
  91.  
  92.     cm33: imx93-cm33 {
  93.         compatible = "fsl,imx93-cm33";
  94.         mbox-names = "tx", "rx", "rxdb";
  95.         mboxes = <&mu1 0 1
  96.               &mu1 1 1
  97.               &mu1 3 1>;
  98.         memory-region = <&vdevbuffer>, <&vdev0vring0>, <&vdev0vring1>,
  99.                 <&vdev1vring0>, <&vdev1vring1>, <&rsc_table>;
  100.         fsl,startup-delay-ms = <500>;
  101.     };
  102.  
  103.  
  104.  
  105.     display {
  106.         compatible = "sitronix,st7701s";
  107.         reg = <0>;
  108.         dsi-master;
  109.         dsi-lanes = <&dsi 1>;
  110.         dsi-mode = "DSI_2_LANES";
  111.         display-timings = <
  112.             0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00  /* HSYNC_START */
  113.             0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00  /* HSYNC_ACTIVE */
  114.             0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00  /* HSYNC_INACTIVE */
  115.             0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00>; /* HSYNC_END */
  116.         display-timings-names = "HSTART", "HSYNC", "HTOTAL", "HBLANK",
  117.                                     "VSTART", "VSYNC", "VTOTAL", "VBLANK";
  118.         resolution = <800, 480>;
  119.         mode = <&mode_800x480>;
  120.         status = "okay";
  121.     };
  122.  
  123.     hdmi {
  124.         compatible = "adv7535";
  125.         reg = <0>;
  126.         dsi-master;
  127.         dsi-lanes = <&dsi 1>;
  128.         dsi-mode = "DSI_2_LANES";
  129.         display-timings = <
  130.             /* Add your display timings here */
  131.         >;
  132.         display-timings-names = "HSTART", "HSYNC", "HTOTAL", "HBLANK",
  133.                                 "VSTART", "VSYNC", "VTOTAL", "VBLANK";
  134.         status = "okay";
  135.     };
  136.  
  137.     ethosu {
  138.         compatible = "arm,ethosu";
  139.         fsl,cm33-proc = <&cm33>;
  140.         memory-region = <&ethosu_mem>;
  141.         power-domains = <&mlmix>;
  142.     };
  143.  
  144.     reg_can2_stby: regulator-can2-stby {
  145.         compatible = "regulator-fixed";
  146.         regulator-name = "can2-stby";
  147.         regulator-min-microvolt = <3300000>;
  148.         regulator-max-microvolt = <3300000>;
  149.         gpio = <&adp5585gpio 5 GPIO_ACTIVE_LOW>;
  150.         enable-active-low;
  151.     };
  152.  
  153.     reg_usdhc2_vmmc: regulator-usdhc2 {
  154.         compatible = "regulator-fixed";
  155.         pinctrl-names = "default";
  156.         pinctrl-0 = <&pinctrl_reg_usdhc2_vmmc>;
  157.         regulator-name = "VSD_3V3";
  158.         regulator-min-microvolt = <3300000>;
  159.         regulator-max-microvolt = <3300000>;
  160.         gpio = <&gpio3 7 GPIO_ACTIVE_HIGH>;
  161.         off-on-delay-us = <12000>;
  162.         enable-active-high;
  163.     };
  164.  
  165.     reg_vdd_12v: regulator-vdd-12v {
  166.         compatible = "regulator-fixed";
  167.         regulator-name = "reg_vdd_12v";
  168.         regulator-min-microvolt = <12000000>;
  169.         regulator-max-microvolt = <12000000>;
  170.         gpio = <&pcal6524 14 GPIO_ACTIVE_HIGH>;
  171.         enable-active-high;
  172.     };
  173.  
  174.     reg_vref_1v8: regulator-adc-vref {
  175.         compatible = "regulator-fixed";
  176.         regulator-name = "vref_1v8";
  177.         regulator-min-microvolt = <1800000>;
  178.         regulator-max-microvolt = <1800000>;
  179.     };
  180.  
  181.     reg_usdhc3_vmmc: regulator-usdhc3 {
  182.         compatible = "regulator-fixed";
  183.         regulator-name = "WLAN_EN";
  184.         regulator-min-microvolt = <3300000>;
  185.         regulator-max-microvolt = <3300000>;
  186.         gpio = <&pcal6524 20 GPIO_ACTIVE_HIGH>;
  187.         /*
  188.          * IW612 wifi chip needs more delay than other wifi chips to complete
  189.          * the host interface initialization after power up, otherwise the
  190.          * internal state of IW612 may be unstable, resulting in the failure of
  191.          * the SDIO3.0 switch voltage.
  192.          */
  193.         startup-delay-us = <20000>;
  194.         enable-active-high;
  195.     };
  196.  
  197.     usdhc3_pwrseq: usdhc3_pwrseq {
  198.         compatible = "mmc-pwrseq-simple";
  199.         reset-gpios = <&pcal6524 12 GPIO_ACTIVE_LOW>;
  200.     };
  201.  
  202.     reg_audio_pwr: regulator-audio-pwr {
  203.         compatible = "regulator-fixed";
  204.         regulator-name = "audio-pwr";
  205.         regulator-min-microvolt = <3300000>;
  206.         regulator-max-microvolt = <3300000>;
  207.         gpio = <&adp5585gpio 1 GPIO_ACTIVE_HIGH>;
  208.         enable-active-high;
  209.         regulator-always-on;
  210.     };
  211.  
  212.     reg_dvdd_sel: regulator-dvdd_sel {
  213.         compatible = "regulator-fixed";
  214.         regulator-name = "DVDD_SEL";
  215.         gpio = <&adp5585gpio_isp 0 GPIO_ACTIVE_HIGH>;
  216.         enable-active-high;
  217.         startup-delay-us = <2000>;
  218.     };
  219.  
  220.     reg_dvdd_1v2: regulator-dvdd {
  221.         compatible = "regulator-fixed";
  222.         regulator-name = "DVDD_1V2";
  223.         gpio = <&adp5585gpio_isp 6 GPIO_ACTIVE_HIGH>;
  224.         regulator-min-microvolt = <1200000>;
  225.         regulator-max-microvolt = <1200000>;
  226.         enable-active-high;
  227.         vin-supply = <&reg_dvdd_sel>;
  228.     };
  229.  
  230.     reg_vdd_3v3: regulator-vdd {
  231.         compatible = "regulator-fixed";
  232.         regulator-name = "VDD_3V3";
  233.         gpio = <&adp5585gpio_isp 5 GPIO_ACTIVE_HIGH>;
  234.         regulator-min-microvolt = <3300000>;
  235.         regulator-max-microvolt = <3300000>;
  236.         startup-delay-us = <4000>;
  237.         enable-active-high;
  238.     };
  239.  
  240.     reg_vddio_1v8: regulator-vddo {
  241.         compatible = "regulator-fixed";
  242.         regulator-name = "VDDIO_1V8";
  243.         gpio = <&adp5585gpio_isp 9 GPIO_ACTIVE_HIGH>;
  244.         regulator-min-microvolt = <1800000>;
  245.         regulator-max-microvolt = <1800000>;
  246.         startup-delay-us = <4000>;
  247.         enable-active-high;
  248.         vin-supply = <&reg_vdd_3v3>;
  249.     };
  250.  
  251.     reg_vaa_sel: regulator-vaa_sel {
  252.         compatible = "regulator-fixed";
  253.         regulator-name = "VAA_SEL";
  254.         gpio = <&adp5585gpio_isp 1 GPIO_ACTIVE_HIGH>;
  255.         enable-active-high;
  256.     };
  257.  
  258.     reg_avdd_2v8: regulator-avdd {
  259.         compatible = "regulator-fixed";
  260.         regulator-name = "AVDD_2V8";
  261.         gpio = <&adp5585gpio_isp 7 GPIO_ACTIVE_HIGH>;
  262.         regulator-min-microvolt = <2800000>;
  263.         regulator-max-microvolt = <2800000>;
  264.         enable-active-high;
  265.         vin-supply = <&reg_vaa_sel>;
  266.     };
  267.  
  268.     sound-wm8962 {
  269.         compatible = "fsl,imx-audio-wm8962";
  270.         model = "wm8962-audio";
  271.         audio-cpu = <&sai3>;
  272.         audio-codec = <&codec>;
  273.         hp-det-gpio = <&pcal6524 4 GPIO_ACTIVE_HIGH>;
  274.         audio-routing =
  275.             "Headphone Jack", "HPOUTL",
  276.             "Headphone Jack", "HPOUTR",
  277.             "Ext Spk", "SPKOUTL",
  278.             "Ext Spk", "SPKOUTR",
  279.             "AMIC", "MICBIAS",
  280.             "IN3R", "AMIC",
  281.             "IN1R", "AMIC";
  282.     };
  283.  
  284.     sound-micfil {
  285.         compatible = "fsl,imx-audio-card";
  286.         model = "micfil-audio";
  287.         pri-dai-link {
  288.             link-name = "micfil hifi";
  289.             format = "i2s";
  290.             cpu {
  291.                 sound-dai = <&micfil>;
  292.             };
  293.         };
  294.     };
  295.  
  296.     bt_sco_codec: bt_sco_codec {
  297.         #sound-dai-cells = <1>;
  298.         compatible = "linux,bt-sco";
  299.     };
  300.  
  301.     sound-bt-sco {
  302.         compatible = "simple-audio-card";
  303.         simple-audio-card,name = "bt-sco-audio";
  304.         simple-audio-card,format = "dsp_a";
  305.         simple-audio-card,bitclock-inversion;
  306.         simple-audio-card,frame-master = <&btcpu>;
  307.         simple-audio-card,bitclock-master = <&btcpu>;
  308.  
  309.         btcpu: simple-audio-card,cpu {
  310.             sound-dai = <&sai1>;
  311.             dai-tdm-slot-num = <2>;
  312.             dai-tdm-slot-width = <16>;
  313.         };
  314.  
  315.         simple-audio-card,codec {
  316.             sound-dai = <&bt_sco_codec 1>;
  317.         };
  318.     };
  319.  
  320.     sound-xcvr {
  321.         compatible = "fsl,imx-audio-card";
  322.         model = "imx-audio-xcvr";
  323.         pri-dai-link {
  324.             link-name = "XCVR PCM";
  325.             cpu {
  326.                 sound-dai = <&xcvr>;
  327.             };
  328.         };
  329.     };
  330. };
  331.  
  332. &sai1 {
  333.     #sound-dai-cells = <0>;
  334.     pinctrl-names = "default";
  335.     pinctrl-0 = <&pinctrl_sai1>;
  336.     assigned-clocks = <&clk IMX93_CLK_SAI1>;
  337.     assigned-clock-parents = <&clk IMX93_CLK_AUDIO_PLL>;
  338.     assigned-clock-rates = <12288000>;
  339.     fsl,sai-mclk-direction-output;
  340.     status = "okay";
  341. };
  342.  
  343. &sai3 {
  344.     pinctrl-names = "default";
  345.     pinctrl-0 = <&pinctrl_sai3>;
  346.     assigned-clocks = <&clk IMX93_CLK_SAI3>;
  347.     assigned-clock-parents = <&clk IMX93_CLK_AUDIO_PLL>;
  348.     assigned-clock-rates = <12288000>;
  349.     fsl,sai-mclk-direction-output;
  350.     status = "okay";
  351. };
  352.  
  353. &micfil {
  354.     #sound-dai-cells = <0>;
  355.     pinctrl-names = "default";
  356.     pinctrl-0 = <&pinctrl_pdm>;
  357.     assigned-clocks = <&clk IMX93_CLK_PDM>;
  358.     assigned-clock-parents = <&clk IMX93_CLK_AUDIO_PLL>;
  359.     assigned-clock-rates = <49152000>;
  360.     status = "okay";
  361. };
  362.  
  363. &xcvr {
  364.     #sound-dai-cells = <0>;
  365.     pinctrl-names = "default";
  366.     pinctrl-0 = <&pinctrl_spdif>;
  367.     clocks = <&clk IMX93_CLK_BUS_WAKEUP>,
  368.         <&clk IMX93_CLK_SPDIF_GATE>,
  369.         <&clk IMX93_CLK_DUMMY>,
  370.         <&clk IMX93_CLK_AUD_XCVR_GATE>,
  371.         <&clk IMX93_CLK_AUDIO_PLL>;
  372.     clock-names = "ipg", "phy", "spba", "pll_ipg", "pll8k";
  373.     assigned-clocks = <&clk IMX93_CLK_SPDIF>,
  374.              <&clk IMX93_CLK_AUDIO_XCVR>;
  375.     assigned-clock-parents = <&clk IMX93_CLK_AUDIO_PLL>,
  376.              <&clk IMX93_CLK_SYS_PLL_PFD1_DIV2>;
  377.     assigned-clock-rates = <12288000>, <200000000>;
  378.     status = "okay";
  379. };
  380.    
  381. &adc1 {
  382.     vref-supply = <&reg_vref_1v8>;
  383.     status = "okay";
  384. };
  385.  
  386. &dphy {
  387.     status = "okay";
  388. };
  389.  
  390. &dsi {
  391.  
  392.     #address-cells = <1>;
  393.     #size-cells = <0>;
  394.     status = "okay";
  395.    
  396.     panel@0 {
  397.                 #address-cells = <1>;
  398.                 #size-cells = <0>;
  399.                 compatible = "techstar,ts8550b","sitronix,st7701";
  400.                 reg = <0>;
  401.                
  402.                 reset-gpios = <&gpio2 3 GPIO_ACTIVE_HIGH>;
  403.                 dsi-lanes = <2>;
  404.                 video-mode = <2>;   /* 0: burst mode
  405.                             * 1: non-burst mode with sync event
  406.                             * 2: non-burst mode with sync pulse
  407.                             */
  408.                 panel-width-mm = <83>;
  409.                 panel-height-mm = <49>;
  410.                 status = "okay";
  411.                                
  412.                 port {
  413.                         panel0_in: endpoint {
  414.                         remote-endpoint = <&mipi0_panel_out>;
  415.                         };
  416.                     };
  417.  
  418.             }; 
  419.     port@1 {
  420.             reg = <1>;
  421.             mipi0_panel_out: endpoint {
  422.                 remote-endpoint = <&panel0_in>;
  423.                 };
  424.             };
  425. };
  426.  
  427. &flexcan2 {
  428.     pinctrl-names = "default";
  429.     pinctrl-0 = <&pinctrl_flexcan2>;
  430.     xceiver-supply = <&reg_can2_stby>;
  431.     status = "okay";
  432. };
  433.  
  434. &eqos {
  435.     pinctrl-names = "default";
  436.     pinctrl-0 = <&pinctrl_eqos>;
  437.     phy-mode = "rgmii-id";
  438.     phy-handle = <&ethphy1>;
  439.     status = "okay";
  440.  
  441.     mdio {
  442.         compatible = "snps,dwmac-mdio";
  443.         #address-cells = <1>;
  444.         #size-cells = <0>;
  445.         clock-frequency = <5000000>;
  446.  
  447.         ethphy1: ethernet-phy@1 {
  448.             compatible = "ethernet-phy-ieee802.3-c22";
  449.             reg = <1>;
  450.             eee-broken-1000t;
  451.         };
  452.     };
  453. };
  454.  
  455. &fec {
  456.     pinctrl-names = "default";
  457.     pinctrl-0 = <&pinctrl_fec>;
  458.     phy-mode = "rgmii-id";
  459.     phy-handle = <&ethphy2>;
  460.     fsl,magic-packet;
  461.     status = "okay";
  462.  
  463.     mdio {
  464.         #address-cells = <1>;
  465.         #size-cells = <0>;
  466.         clock-frequency = <5000000>;
  467.  
  468.         ethphy2: ethernet-phy@2 {
  469.             compatible = "ethernet-phy-ieee802.3-c22";
  470.             reg = <2>;
  471.             eee-broken-1000t;
  472.         };
  473.     };
  474. };
  475.  
  476. &lcdif {
  477.     status = "okay";
  478.     assigned-clock-rates = <445333333>, <148444444>, <400000000>, <133333333>;
  479. };
  480.  
  481. &lpm {
  482.     soc-supply = <&buck1>;
  483.     status = "okay";
  484. };
  485.  
  486. /*
  487.  * When add, delete or change any target device setting in &lpi2c1,
  488.  * please synchronize the changes to the &i3c1 bus in imx93-11x11-evk-i3c.dts.
  489.  */
  490. &lpi2c1 {
  491.     #address-cells = <1>;
  492.     #size-cells = <0>;
  493.     clock-frequency = <400000>;
  494.     pinctrl-names = "default", "sleep";
  495.     pinctrl-0 = <&pinctrl_lpi2c1>;
  496.     pinctrl-1 = <&pinctrl_lpi2c1>;
  497.     status = "okay";
  498.  
  499.     codec: wm8962@1a {
  500.         compatible = "wlf,wm8962";
  501.         reg = <0x1a>;
  502.         clocks = <&clk IMX93_CLK_SAI3_GATE>;
  503.         DCVDD-supply = <&reg_audio_pwr>;
  504.         DBVDD-supply = <&reg_audio_pwr>;
  505.         AVDD-supply = <&reg_audio_pwr>;
  506.         CPVDD-supply = <&reg_audio_pwr>;
  507.         MICVDD-supply = <&reg_audio_pwr>;
  508.         PLLVDD-supply = <&reg_audio_pwr>;
  509.         SPKVDD1-supply = <&reg_audio_pwr>;
  510.         SPKVDD2-supply = <&reg_audio_pwr>;
  511.         gpio-cfg = <
  512.             0x0000 /* 0:Default */
  513.             0x0000 /* 1:Default */
  514.             0x0000 /* 2:FN_DMICCLK */
  515.             0x0000 /* 3:Default */
  516.             0x0000 /* 4:FN_DMICCDAT */
  517.             0x0000 /* 5:Default */
  518.         >;
  519.     };
  520.  
  521.     adv7535: hdmi@3d {
  522.         compatible = "adi,adv7535";
  523.         reg = <0x3d>;
  524.         adi,addr-cec = <0x3b>;
  525.         adi,dsi-lanes = <4>;
  526.         status = "okay";
  527.  
  528.         port {
  529.             adv7535_to_dsi: endpoint {
  530.                 remote-endpoint = <&dsi_to_adv7535>;
  531.             };
  532.         };
  533.     };
  534.  
  535.     lsm6dsm@6a {
  536.         compatible = "st,lsm6dso";
  537.         reg = <0x6a>;
  538.     };
  539. };
  540.  
  541. &lpi2c2 {
  542.     #address-cells = <1>;
  543.     #size-cells = <0>;
  544.     clock-frequency = <400000>;
  545.     pinctrl-names = "default", "sleep";
  546.     pinctrl-0 = <&pinctrl_lpi2c2>;
  547.     pinctrl-1 = <&pinctrl_lpi2c2>;
  548.     status = "okay";
  549.  
  550.     pmic@25 {
  551.         compatible = "nxp,pca9451a";
  552.         reg = <0x25>;
  553.         interrupt-parent = <&pcal6524>;
  554.         interrupts = <11 IRQ_TYPE_EDGE_FALLING>;
  555.  
  556.         regulators {
  557.             buck1: BUCK1 {
  558.                 regulator-name = "BUCK1";
  559.                 regulator-min-microvolt = <650000>;
  560.                 regulator-max-microvolt = <2237500>;
  561.                 regulator-boot-on;
  562.                 regulator-always-on;
  563.                 regulator-ramp-delay = <3125>;
  564.             };
  565.  
  566.             buck2: BUCK2 {
  567.                 regulator-name = "BUCK2";
  568.                 regulator-min-microvolt = <600000>;
  569.                 regulator-max-microvolt = <2187500>;
  570.                 regulator-boot-on;
  571.                 regulator-always-on;
  572.                 regulator-ramp-delay = <3125>;
  573.             };
  574.  
  575.             buck4: BUCK4{
  576.                 regulator-name = "BUCK4";
  577.                 regulator-min-microvolt = <600000>;
  578.                 regulator-max-microvolt = <3400000>;
  579.                 regulator-boot-on;
  580.                 regulator-always-on;
  581.             };
  582.  
  583.             buck5: BUCK5{
  584.                 regulator-name = "BUCK5";
  585.                 regulator-min-microvolt = <600000>;
  586.                 regulator-max-microvolt = <3400000>;
  587.                 regulator-boot-on;
  588.                 regulator-always-on;
  589.             };
  590.  
  591.             buck6: BUCK6 {
  592.                 regulator-name = "BUCK6";
  593.                 regulator-min-microvolt = <600000>;
  594.                 regulator-max-microvolt = <3400000>;
  595.                 regulator-boot-on;
  596.                 regulator-always-on;
  597.             };
  598.  
  599.             ldo1: LDO1 {
  600.                 regulator-name = "LDO1";
  601.                 regulator-min-microvolt = <1600000>;
  602.                 regulator-max-microvolt = <3300000>;
  603.                 regulator-boot-on;
  604.                 regulator-always-on;
  605.             };
  606.  
  607.             ldo4: LDO4 {
  608.                 regulator-name = "LDO4";
  609.                 regulator-min-microvolt = <800000>;
  610.                 regulator-max-microvolt = <3300000>;
  611.                 regulator-boot-on;
  612.                 regulator-always-on;
  613.             };
  614.  
  615.             ldo5: LDO5 {
  616.                 regulator-name = "LDO5";
  617.                 regulator-min-microvolt = <1800000>;
  618.                 regulator-max-microvolt = <3300000>;
  619.                 regulator-boot-on;
  620.                 regulator-always-on;
  621.             };
  622.         };
  623.     };
  624.  
  625.     pcal6524: gpio@22 {
  626.         compatible = "nxp,pcal6524";
  627.         pinctrl-names = "default";
  628.         pinctrl-0 = <&pinctrl_pcal6524>;
  629.         reg = <0x22>;
  630.         gpio-controller;
  631.         #gpio-cells = <2>;
  632.         interrupt-controller;
  633.         #interrupt-cells = <2>;
  634.         interrupt-parent = <&gpio3>;
  635.         interrupts = <27 IRQ_TYPE_LEVEL_LOW>;
  636.     };
  637.  
  638.     adp5585: mfd@34 {
  639.         compatible = "adi,adp5585";
  640.         reg = <0x34>;
  641.  
  642.         adp5585gpio: gpio@34 {
  643.             compatible = "adp5585-gpio";
  644.             gpio-controller;
  645.             #gpio-cells = <2>;
  646.         };
  647.  
  648.         adp5585pwm: pwm@34 {
  649.             compatible = "adp5585-pwm";
  650.             #pwm-cells = <3>;
  651.         };
  652.     };
  653. };
  654.  
  655. &lpi2c3 {
  656.     #address-cells = <1>;
  657.     #size-cells = <0>;
  658.     clock-frequency = <400000>;
  659.     pinctrl-names = "default", "sleep";
  660.     pinctrl-0 = <&pinctrl_lpi2c3>;
  661.     pinctrl-1 = <&pinctrl_lpi2c3>;
  662.     status = "okay";
  663.  
  664.     pcf2131: rtc@53 {
  665.             compatible = "nxp,pcf2131";
  666.             reg = <0x53>;
  667.             interrupt-parent = <&pcal6524>;
  668.             interrupts = <1 IRQ_TYPE_EDGE_FALLING>;
  669.             status = "okay";
  670.     };
  671.  
  672.     ptn5110: tcpc@50 {
  673.         compatible = "nxp,ptn5110";
  674.         reg = <0x50>;
  675.         interrupt-parent = <&gpio3>;
  676.         interrupts = <27 IRQ_TYPE_LEVEL_LOW>;
  677.         status = "okay";
  678.  
  679.         port {
  680.             typec1_dr_sw: endpoint {
  681.                 remote-endpoint = <&usb1_drd_sw>;
  682.             };
  683.         };
  684.  
  685.         typec1_con: connector {
  686.             compatible = "usb-c-connector";
  687.             label = "USB-C";
  688.             power-role = "dual";
  689.             data-role = "dual";
  690.             try-power-role = "sink";
  691.             source-pdos = <PDO_FIXED(5000, 3000, PDO_FIXED_USB_COMM)>;
  692.             sink-pdos = <PDO_FIXED(5000, 3000, PDO_FIXED_USB_COMM)
  693.                      PDO_VAR(5000, 20000, 3000)>;
  694.             op-sink-microwatt = <15000000>;
  695.             self-powered;
  696.         };
  697.     };
  698.  
  699.     ptn5110_2: tcpc@51 {
  700.         compatible = "nxp,ptn5110";
  701.         reg = <0x51>;
  702.         interrupt-parent = <&gpio3>;
  703.         interrupts = <27 IRQ_TYPE_LEVEL_LOW>;
  704.         status = "okay";
  705.  
  706.         port {
  707.             typec2_dr_sw: endpoint {
  708.                 remote-endpoint = <&usb2_drd_sw>;
  709.             };
  710.         };
  711.  
  712.         typec2_con: connector {
  713.             compatible = "usb-c-connector";
  714.             label = "USB-C";
  715.             power-role = "dual";
  716.             data-role = "dual";
  717.             try-power-role = "sink";
  718.             source-pdos = <PDO_FIXED(5000, 3000, PDO_FIXED_USB_COMM)>;
  719.             sink-pdos = <PDO_FIXED(5000, 3000, PDO_FIXED_USB_COMM)
  720.                      PDO_VAR(5000, 20000, 3000)>;
  721.             op-sink-microwatt = <15000000>;
  722.             self-powered;
  723.         };
  724.     };
  725.  
  726.     adp5585_isp: mfd-isp@34 {
  727.         compatible = "adi,adp5585";
  728.         reg = <0x34>;
  729.         status = "okay";
  730.  
  731.         adp5585gpio_isp: gpio-isp@34 {
  732.             compatible = "adp5585-gpio";
  733.             gpio-controller;
  734.             #gpio-cells = <2>;
  735.         };
  736.  
  737.         adp5585pwm_isp: pwm-isp@34 {
  738.             compatible = "adp5585-pwm";
  739.             #pwm-cells = <3>;
  740.         };
  741.     };
  742.  
  743.     ap1302: ap1302_mipi@3c {
  744.         compatible = "onsemi,ap1302";
  745.         reg = <0x3c>;
  746.         reset-gpios   = <&adp5585gpio 0 GPIO_ACTIVE_LOW>;
  747.         isp_en-gpios  = <&adp5585gpio_isp 2 GPIO_ACTIVE_HIGH>;
  748.         DVDD-supply   = <&reg_dvdd_1v2>;
  749.         VDDIO-supply  = <&reg_vddio_1v8>;
  750.         AVDD-supply   = <&reg_avdd_2v8>;
  751.         status = "okay";
  752.  
  753.         port {
  754.             ar1302_mipi_ep: endpoint {
  755.                 remote-endpoint = <&mipi_csi_ep>;
  756.             };
  757.         };
  758.     };
  759. };
  760.  
  761. &lpuart1 { /* console */
  762.     pinctrl-names = "default";
  763.     pinctrl-0 = <&pinctrl_uart1>;
  764.     status = "okay";
  765. };
  766.  
  767. &lpuart5 {
  768.     /* BT */
  769.     pinctrl-names = "default";
  770.     pinctrl-assert-gpios = <&pcal6524 19 GPIO_ACTIVE_HIGH>;
  771.     pinctrl-0 = <&pinctrl_uart5>;
  772.     status = "okay";
  773.  
  774.     bluetooth {
  775.         compatible = "nxp,88w8987-bt";
  776.     };
  777. };
  778.  
  779. &media_blk_ctrl {
  780.     status = "okay";
  781. };
  782.  
  783. &mu1 {
  784.     status = "okay";
  785. };
  786.  
  787. &mu2 {
  788.     status = "okay";
  789. };
  790.  
  791. &usbotg1 {
  792.     dr_mode = "otg";
  793.     hnp-disable;
  794.     srp-disable;
  795.     adp-disable;
  796.     usb-role-switch;
  797.     disable-over-current;
  798.     samsung,picophy-pre-emp-curr-control = <3>;
  799.     samsung,picophy-dc-vol-level-adjust = <7>;
  800.     status = "okay";
  801.  
  802.     port {
  803.         usb1_drd_sw: endpoint {
  804.             remote-endpoint = <&typec1_dr_sw>;
  805.         };
  806.     };
  807. };
  808.  
  809. &usbotg2 {
  810.     dr_mode = "otg";
  811.     hnp-disable;
  812.     srp-disable;
  813.     adp-disable;
  814.     usb-role-switch;
  815.     disable-over-current;
  816.     samsung,picophy-pre-emp-curr-control = <3>;
  817.     samsung,picophy-dc-vol-level-adjust = <7>;
  818.     status = "okay";
  819.  
  820.     port {
  821.         usb2_drd_sw: endpoint {
  822.             remote-endpoint = <&typec2_dr_sw>;
  823.         };
  824.     };
  825. };
  826.  
  827. &usdhc1 {
  828.     pinctrl-names = "default", "state_100mhz", "state_200mhz";
  829.     pinctrl-0 = <&pinctrl_usdhc1>;
  830.     pinctrl-1 = <&pinctrl_usdhc1_100mhz>;
  831.     pinctrl-2 = <&pinctrl_usdhc1_200mhz>;
  832.     bus-width = <8>;
  833.     non-removable;
  834.     status = "okay";
  835. };
  836.  
  837. &usdhc2 {
  838.     pinctrl-names = "default", "state_100mhz", "state_200mhz";
  839.     pinctrl-0 = <&pinctrl_usdhc2>, <&pinctrl_usdhc2_gpio>;
  840.     pinctrl-1 = <&pinctrl_usdhc2_100mhz>, <&pinctrl_usdhc2_gpio>;
  841.     pinctrl-2 = <&pinctrl_usdhc2_200mhz>, <&pinctrl_usdhc2_gpio>;
  842.     cd-gpios = <&gpio3 00 GPIO_ACTIVE_LOW>;
  843.     vmmc-supply = <&reg_usdhc2_vmmc>;
  844.     bus-width = <4>;
  845.     status = "okay";
  846.     no-sdio;
  847.     no-mmc;
  848. };
  849.  
  850. &usdhc3 {
  851.     pinctrl-names = "default", "state_100mhz", "state_200mhz";
  852.     pinctrl-0 = <&pinctrl_usdhc3>, <&pinctrl_usdhc3_wlan>;
  853.     pinctrl-1 = <&pinctrl_usdhc3_100mhz>, <&pinctrl_usdhc3_wlan>;
  854.     pinctrl-2 = <&pinctrl_usdhc3_200mhz>, <&pinctrl_usdhc3_wlan>;
  855.     mmc-pwrseq = <&usdhc3_pwrseq>;
  856.     vmmc-supply = <&reg_usdhc3_vmmc>;
  857.     pinctrl-assert-gpios = <&pcal6524 13 GPIO_ACTIVE_HIGH>;
  858.     bus-width = <4>;
  859.     keep-power-in-suspend;
  860.     non-removable;
  861.     wakeup-source;
  862.     fsl,sdio-async-interrupt-enabled;
  863.     status = "okay";
  864.  
  865.     wifi_wake_host {
  866.         compatible = "nxp,wifi-wake-host";
  867.         interrupt-parent = <&gpio3>;
  868.         interrupts = <26 IRQ_TYPE_LEVEL_LOW>;
  869.         interrupt-names = "host-wake";
  870.     };
  871. };
  872.  
  873. &iomuxc {
  874.     pinctrl_flexcan2: flexcan2grp {
  875.         fsl,pins = <
  876.             MX93_PAD_GPIO_IO25__CAN2_TX 0x139e
  877.             MX93_PAD_GPIO_IO27__CAN2_RX 0x139e
  878.         >;
  879.     };
  880.  
  881.     pinctrl_lpi2c1: lpi2c1grp {
  882.         fsl,pins = <
  883.             MX93_PAD_I2C1_SCL__LPI2C1_SCL           0x40000b9e
  884.             MX93_PAD_I2C1_SDA__LPI2C1_SDA           0x40000b9e
  885.         >;
  886.     };
  887.  
  888.     pinctrl_lpi2c2: lpi2c2grp {
  889.         fsl,pins = <
  890.             MX93_PAD_I2C2_SCL__LPI2C2_SCL           0x40000b9e
  891.             MX93_PAD_I2C2_SDA__LPI2C2_SDA           0x40000b9e
  892.         >;
  893.     };
  894.  
  895.     pinctrl_lpi2c3: lpi2c3grp {
  896.         fsl,pins = <
  897.             MX93_PAD_GPIO_IO28__LPI2C3_SDA          0x40000b9e
  898.             MX93_PAD_GPIO_IO29__LPI2C3_SCL          0x40000b9e
  899.         >;
  900.     };
  901.  
  902.     pinctrl_pcal6524: pcal6524grp {
  903.         fsl,pins = <
  904.             MX93_PAD_CCM_CLKO2__GPIO3_IO27          0x31e
  905.         >;
  906.     };
  907.  
  908.     pinctrl_eqos: eqosgrp {
  909.         fsl,pins = <
  910.             MX93_PAD_ENET1_MDC__ENET_QOS_MDC            0x57e
  911.             MX93_PAD_ENET1_MDIO__ENET_QOS_MDIO          0x57e
  912.             MX93_PAD_ENET1_RD0__ENET_QOS_RGMII_RD0          0x57e
  913.             MX93_PAD_ENET1_RD1__ENET_QOS_RGMII_RD1          0x57e
  914.             MX93_PAD_ENET1_RD2__ENET_QOS_RGMII_RD2          0x57e
  915.             MX93_PAD_ENET1_RD3__ENET_QOS_RGMII_RD3          0x57e
  916.             MX93_PAD_ENET1_RXC__CCM_ENET_QOS_CLOCK_GENERATE_RX_CLK  0x5fe
  917.             MX93_PAD_ENET1_RX_CTL__ENET_QOS_RGMII_RX_CTL        0x57e
  918.             MX93_PAD_ENET1_TD0__ENET_QOS_RGMII_TD0          0x57e
  919.             MX93_PAD_ENET1_TD1__ENET_QOS_RGMII_TD1          0x57e
  920.             MX93_PAD_ENET1_TD2__ENET_QOS_RGMII_TD2          0x57e
  921.             MX93_PAD_ENET1_TD3__ENET_QOS_RGMII_TD3          0x57e
  922.             MX93_PAD_ENET1_TXC__CCM_ENET_QOS_CLOCK_GENERATE_TX_CLK  0x5fe
  923.             MX93_PAD_ENET1_TX_CTL__ENET_QOS_RGMII_TX_CTL        0x57e
  924.         >;
  925.     };
  926.  
  927.     pinctrl_fec: fecgrp {
  928.         fsl,pins = <
  929.             MX93_PAD_ENET2_MDC__ENET1_MDC           0x57e
  930.             MX93_PAD_ENET2_MDIO__ENET1_MDIO         0x57e
  931.             MX93_PAD_ENET2_RD0__ENET1_RGMII_RD0     0x57e
  932.             MX93_PAD_ENET2_RD1__ENET1_RGMII_RD1     0x57e
  933.             MX93_PAD_ENET2_RD2__ENET1_RGMII_RD2     0x57e
  934.             MX93_PAD_ENET2_RD3__ENET1_RGMII_RD3     0x57e
  935.             MX93_PAD_ENET2_RXC__ENET1_RGMII_RXC     0x5fe
  936.             MX93_PAD_ENET2_RX_CTL__ENET1_RGMII_RX_CTL   0x57e
  937.             MX93_PAD_ENET2_TD0__ENET1_RGMII_TD0     0x57e
  938.             MX93_PAD_ENET2_TD1__ENET1_RGMII_TD1     0x57e
  939.             MX93_PAD_ENET2_TD2__ENET1_RGMII_TD2     0x57e
  940.             MX93_PAD_ENET2_TD3__ENET1_RGMII_TD3     0x57e
  941.             MX93_PAD_ENET2_TXC__ENET1_RGMII_TXC     0x5fe
  942.             MX93_PAD_ENET2_TX_CTL__ENET1_RGMII_TX_CTL   0x57e
  943.         >;
  944.     };
  945.  
  946.     pinctrl_uart1: uart1grp {
  947.         fsl,pins = <
  948.             MX93_PAD_UART1_RXD__LPUART1_RX          0x31e
  949.             MX93_PAD_UART1_TXD__LPUART1_TX          0x31e
  950.         >;
  951.     };
  952.  
  953.     pinctrl_uart5: uart5grp {
  954.         fsl,pins = <
  955.             MX93_PAD_DAP_TDO_TRACESWO__LPUART5_TX   0x31e
  956.             MX93_PAD_DAP_TDI__LPUART5_RX        0x31e
  957.             MX93_PAD_DAP_TMS_SWDIO__LPUART5_RTS_B   0x31e
  958.             MX93_PAD_DAP_TCLK_SWCLK__LPUART5_CTS_B  0x31e
  959.         >;
  960.     };
  961.  
  962.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  963.     pinctrl_usdhc1: usdhc1grp {
  964.         fsl,pins = <
  965.             MX93_PAD_SD1_CLK__USDHC1_CLK        0x1582
  966.             MX93_PAD_SD1_CMD__USDHC1_CMD        0x40001382
  967.             MX93_PAD_SD1_DATA0__USDHC1_DATA0    0x40001382
  968.             MX93_PAD_SD1_DATA1__USDHC1_DATA1    0x40001382
  969.             MX93_PAD_SD1_DATA2__USDHC1_DATA2    0x40001382
  970.             MX93_PAD_SD1_DATA3__USDHC1_DATA3    0x40001382
  971.             MX93_PAD_SD1_DATA4__USDHC1_DATA4    0x40001382
  972.             MX93_PAD_SD1_DATA5__USDHC1_DATA5    0x40001382
  973.             MX93_PAD_SD1_DATA6__USDHC1_DATA6    0x40001382
  974.             MX93_PAD_SD1_DATA7__USDHC1_DATA7    0x40001382
  975.             MX93_PAD_SD1_STROBE__USDHC1_STROBE  0x1582
  976.         >;
  977.     };
  978.  
  979.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  980.     pinctrl_usdhc1_100mhz: usdhc1-100mhzgrp {
  981.         fsl,pins = <
  982.             MX93_PAD_SD1_CLK__USDHC1_CLK        0x158e
  983.             MX93_PAD_SD1_CMD__USDHC1_CMD        0x4000138e
  984.             MX93_PAD_SD1_DATA0__USDHC1_DATA0    0x4000138e
  985.             MX93_PAD_SD1_DATA1__USDHC1_DATA1    0x4000138e
  986.             MX93_PAD_SD1_DATA2__USDHC1_DATA2    0x4000138e
  987.             MX93_PAD_SD1_DATA3__USDHC1_DATA3    0x4000138e
  988.             MX93_PAD_SD1_DATA4__USDHC1_DATA4    0x4000138e
  989.             MX93_PAD_SD1_DATA5__USDHC1_DATA5    0x4000138e
  990.             MX93_PAD_SD1_DATA6__USDHC1_DATA6    0x4000138e
  991.             MX93_PAD_SD1_DATA7__USDHC1_DATA7    0x4000138e
  992.             MX93_PAD_SD1_STROBE__USDHC1_STROBE  0x158e
  993.         >;
  994.     };
  995.  
  996.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  997.     pinctrl_usdhc1_200mhz: usdhc1-200mhzgrp {
  998.         fsl,pins = <
  999.             MX93_PAD_SD1_CLK__USDHC1_CLK        0x15fe
  1000.             MX93_PAD_SD1_CMD__USDHC1_CMD        0x400013fe
  1001.             MX93_PAD_SD1_DATA0__USDHC1_DATA0    0x400013fe
  1002.             MX93_PAD_SD1_DATA1__USDHC1_DATA1    0x400013fe
  1003.             MX93_PAD_SD1_DATA2__USDHC1_DATA2    0x400013fe
  1004.             MX93_PAD_SD1_DATA3__USDHC1_DATA3    0x400013fe
  1005.             MX93_PAD_SD1_DATA4__USDHC1_DATA4    0x400013fe
  1006.             MX93_PAD_SD1_DATA5__USDHC1_DATA5    0x400013fe
  1007.             MX93_PAD_SD1_DATA6__USDHC1_DATA6    0x400013fe
  1008.             MX93_PAD_SD1_DATA7__USDHC1_DATA7    0x400013fe
  1009.             MX93_PAD_SD1_STROBE__USDHC1_STROBE  0x15fe
  1010.         >;
  1011.     };
  1012.  
  1013.     pinctrl_reg_usdhc2_vmmc: regusdhc2vmmcgrp {
  1014.         fsl,pins = <
  1015.             MX93_PAD_SD2_RESET_B__GPIO3_IO07    0x31e
  1016.         >;
  1017.     };
  1018.  
  1019.     pinctrl_usdhc2_gpio: usdhc2gpiogrp {
  1020.         fsl,pins = <
  1021.             MX93_PAD_SD2_CD_B__GPIO3_IO00       0x31e
  1022.         >;
  1023.     };
  1024.  
  1025.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  1026.     pinctrl_usdhc2: usdhc2grp {
  1027.         fsl,pins = <
  1028.             MX93_PAD_SD2_CLK__USDHC2_CLK        0x1582
  1029.             MX93_PAD_SD2_CMD__USDHC2_CMD        0x40001382
  1030.             MX93_PAD_SD2_DATA0__USDHC2_DATA0    0x40001382
  1031.             MX93_PAD_SD2_DATA1__USDHC2_DATA1    0x40001382
  1032.             MX93_PAD_SD2_DATA2__USDHC2_DATA2    0x40001382
  1033.             MX93_PAD_SD2_DATA3__USDHC2_DATA3    0x40001382
  1034.             MX93_PAD_SD2_VSELECT__USDHC2_VSELECT    0x51e
  1035.         >;
  1036.     };
  1037.  
  1038.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  1039.     pinctrl_usdhc2_100mhz: usdhc2-100mhzgrp {
  1040.         fsl,pins = <
  1041.             MX93_PAD_SD2_CLK__USDHC2_CLK        0x158e
  1042.             MX93_PAD_SD2_CMD__USDHC2_CMD        0x4000138e
  1043.             MX93_PAD_SD2_DATA0__USDHC2_DATA0    0x4000138e
  1044.             MX93_PAD_SD2_DATA1__USDHC2_DATA1    0x4000138e
  1045.             MX93_PAD_SD2_DATA2__USDHC2_DATA2    0x4000138e
  1046.             MX93_PAD_SD2_DATA3__USDHC2_DATA3    0x4000138e
  1047.             MX93_PAD_SD2_VSELECT__USDHC2_VSELECT    0x51e
  1048.         >;
  1049.     };
  1050.  
  1051.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  1052.     pinctrl_usdhc2_200mhz: usdhc2-200mhzgrp {
  1053.         fsl,pins = <
  1054.             MX93_PAD_SD2_CLK__USDHC2_CLK        0x15fe
  1055.             MX93_PAD_SD2_CMD__USDHC2_CMD        0x400013fe
  1056.             MX93_PAD_SD2_DATA0__USDHC2_DATA0    0x400013fe
  1057.             MX93_PAD_SD2_DATA1__USDHC2_DATA1    0x400013fe
  1058.             MX93_PAD_SD2_DATA2__USDHC2_DATA2    0x400013fe
  1059.             MX93_PAD_SD2_DATA3__USDHC2_DATA3    0x400013fe
  1060.             MX93_PAD_SD2_VSELECT__USDHC2_VSELECT    0x51e
  1061.         >;
  1062.     };
  1063.  
  1064.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  1065.     pinctrl_usdhc3: usdhc3grp {
  1066.         fsl,pins = <
  1067.             MX93_PAD_SD3_CLK__USDHC3_CLK        0x1582
  1068.             MX93_PAD_SD3_CMD__USDHC3_CMD        0x40001382
  1069.             MX93_PAD_SD3_DATA0__USDHC3_DATA0    0x40001382
  1070.             MX93_PAD_SD3_DATA1__USDHC3_DATA1    0x40001382
  1071.             MX93_PAD_SD3_DATA2__USDHC3_DATA2    0x40001382
  1072.             MX93_PAD_SD3_DATA3__USDHC3_DATA3    0x40001382
  1073.         >;
  1074.     };
  1075.  
  1076.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  1077.     pinctrl_usdhc3_100mhz: usdhc3-100mhzgrp {
  1078.         fsl,pins = <
  1079.             MX93_PAD_SD3_CLK__USDHC3_CLK        0x158e
  1080.             MX93_PAD_SD3_CMD__USDHC3_CMD        0x4000138e
  1081.             MX93_PAD_SD3_DATA0__USDHC3_DATA0    0x4000138e
  1082.             MX93_PAD_SD3_DATA1__USDHC3_DATA1    0x4000138e
  1083.             MX93_PAD_SD3_DATA2__USDHC3_DATA2    0x4000138e
  1084.             MX93_PAD_SD3_DATA3__USDHC3_DATA3    0x4000138e
  1085.         >;
  1086.     };
  1087.  
  1088.     /* need to config the SION for data and cmd pad, refer to ERR052021 */
  1089.     pinctrl_usdhc3_200mhz: usdhc3-200mhzgrp {
  1090.         fsl,pins = <
  1091.             MX93_PAD_SD3_CLK__USDHC3_CLK        0x15fe
  1092.             MX93_PAD_SD3_CMD__USDHC3_CMD        0x400013fe
  1093.             MX93_PAD_SD3_DATA0__USDHC3_DATA0    0x400013fe
  1094.             MX93_PAD_SD3_DATA1__USDHC3_DATA1    0x400013fe
  1095.             MX93_PAD_SD3_DATA2__USDHC3_DATA2    0x400013fe
  1096.             MX93_PAD_SD3_DATA3__USDHC3_DATA3    0x400013fe
  1097.         >;
  1098.     };
  1099.  
  1100.     pinctrl_usdhc3_wlan: usdhc3wlangrp {
  1101.         fsl,pins = <
  1102.             MX93_PAD_CCM_CLKO1__GPIO3_IO26      0x31e
  1103.         >;
  1104.     };
  1105.  
  1106.     pinctrl_sai1: sai1grp {
  1107.         fsl,pins = <
  1108.             MX93_PAD_SAI1_TXC__SAI1_TX_BCLK         0x31e
  1109.             MX93_PAD_SAI1_TXFS__SAI1_TX_SYNC        0x31e
  1110.             MX93_PAD_SAI1_TXD0__SAI1_TX_DATA00      0x31e
  1111.             MX93_PAD_SAI1_RXD0__SAI1_RX_DATA00      0x31e
  1112.         >;
  1113.     };
  1114.  
  1115.     pinctrl_sai3: sai3grp {
  1116.         fsl,pins = <
  1117.             MX93_PAD_GPIO_IO26__SAI3_TX_SYNC        0x31e
  1118.             MX93_PAD_GPIO_IO16__SAI3_TX_BCLK        0x31e
  1119.             MX93_PAD_GPIO_IO17__SAI3_MCLK       0x31e
  1120.             MX93_PAD_GPIO_IO19__SAI3_TX_DATA00      0x31e
  1121.             MX93_PAD_GPIO_IO20__SAI3_RX_DATA00      0x31e
  1122.         >;
  1123.     };
  1124.  
  1125.     pinctrl_pdm: pdmgrp {
  1126.         fsl,pins = <
  1127.             MX93_PAD_PDM_CLK__PDM_CLK           0x31e
  1128.             MX93_PAD_PDM_BIT_STREAM0__PDM_BIT_STREAM00  0x31e
  1129.             MX93_PAD_PDM_BIT_STREAM1__PDM_BIT_STREAM01  0x31e
  1130.         >;
  1131.     };
  1132.  
  1133.     pinctrl_spdif: spdifgrp {
  1134.         fsl,pins = <
  1135.             MX93_PAD_GPIO_IO22__SPDIF_IN        0x31e
  1136.             MX93_PAD_GPIO_IO23__SPDIF_OUT       0x31e
  1137.         >;
  1138.     };
  1139. };
  1140.  
  1141. &epxp {
  1142.     status = "okay";
  1143. };
  1144.  
  1145. &cameradev {
  1146.     status = "okay";
  1147. };
  1148.  
  1149. &isi_0 {
  1150.     status = "okay";
  1151.  
  1152.     cap_device {
  1153.         status = "okay";
  1154.     };
  1155. };
  1156.  
  1157. &mipi_csi {
  1158.     #address-cells = <1>;
  1159.     #size-cells = <0>;
  1160.     status = "okay";
  1161.  
  1162.     port@0 {
  1163.         reg = <0>;
  1164.         mipi_csi_ep: endpoint {
  1165.             remote-endpoint = <&ar1302_mipi_ep>;
  1166.             data-lanes = <2>;
  1167.             cfg-clk-range = <28>;
  1168.             hs-clk-range = <0x2b>;
  1169.             bus-type = <4>;
  1170.         };
  1171.     };
  1172. };
  1173.  
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement
Public Pastes
Advertisement
We use cookies for various purposes including analytics. By continuing to use Pastebin, you agree to our use of cookies as described in the Cookies Policy.  OK, I Understand
Not a member of Pastebin yet?
Sign Up, it unlocks many cool features!